Imagen de Amazon.com
Digital VLSI chip design with Cadence and Synopsys CAD tools / Erik Brunvand.
Tipo de material:
TextoEditor: Boston : Addison-Wesley, c2010Descripción: xvi, 571 páginas : ilustraciones ; 24 cmTipo de contenido: - texto
- no mediado
- volumen
- 0321547993
- 9780321547996
- 621.3815 B911d 2010
Contenidos:
Introduction -- Cadence DFII and ICFB -- Composer schematic capture -- Verilog simulation -- Virtuoso layout editor -- Standard cell design template -- Spectre analog simulator -- Cell characterization -- Verilog synthesis -- Abstract generation -- SOC encounter place and route -- Chip assembly -- Design example -- Appendix A: Tool and setup scripts -- Appendix B: Scripts to drive the tools -- Appendix C: Technology and cell libraries.
| Tipo de ítem | Biblioteca actual | Colección | Signatura topográfica | Estado | Notas | Fecha de vencimiento | Código de barras | Reserva de ítems | |
|---|---|---|---|---|---|---|---|---|---|
| Libro | Biblioteca Central | Colección General | 621.3815 B911d 2010 (Navegar estantería(Abre debajo)) | Disponible | GEN | 33409002924342 |
Total de reservas: 0
Inluye bibliografía (p. [565]-566).
Introduction -- Cadence DFII and ICFB -- Composer schematic capture -- Verilog simulation -- Virtuoso layout editor -- Standard cell design template -- Spectre analog simulator -- Cell characterization -- Verilog synthesis -- Abstract generation -- SOC encounter place and route -- Chip assembly -- Design example -- Appendix A: Tool and setup scripts -- Appendix B: Scripts to drive the tools -- Appendix C: Technology and cell libraries.
No hay comentarios en este titulo.
Ingresar a su cuenta para colocar un comentario.