Detalles MARC
000 -CABECERA |
campo de control de longitud fija |
01525cam^a2200361^a^4500 |
001 - NÚMERO DE CONTROL |
campo de control |
UDM01000150399 |
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
campo de control |
UDM |
005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
campo de control |
20210531140942.0 |
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL |
campo de control de longitud fija |
090613s2010^^^^maua^^^^^b^^^^001^0^eng^d |
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
Número Internacional Estándar del Libro |
0321547993 |
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
Número Internacional Estándar del Libro |
9780321547996 |
082 04 - NÚMERO DE LA CLASIFICACIÓN DECIMAL DEWEY |
Número de clasificación |
621.3815 |
Número de documento/Ítem |
B911d 2010 |
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA |
9 (RLIN) |
180459 |
Nombre de persona |
Brunvand, Erik, |
Término indicativo de función/relación |
autor |
245 10 - MENCIÓN DE TÍTULO |
Título |
Digital VLSI chip design with Cadence and Synopsys CAD tools / |
Mención de responsabilidad, etc. |
Erik Brunvand. |
264 31 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT |
Producción, publicación, distribución, fabricación y copyright |
Boston : |
Nombre del de productor, editor, distribuidor, fabricante |
Addison-Wesley, |
Fecha de producción, publicación, distribución, fabricación o copyright |
c2010. |
300 ## - DESCRIPCIÓN FÍSICA |
Extensión |
xvi, 571 páginas : |
Otras características físicas |
ilustraciones ; |
Dimensiones |
24 cm. |
336 ## - TIPO DE CONTENIDO |
Término de tipo de contenido |
texto |
Código de tipo de contenido |
txt |
Fuente |
rdacontent |
337 ## - TIPO DE MEDIO |
Nombre/término del tipo de medio |
no mediado |
Código del tipo de medio |
n |
Fuente |
rdamedia |
338 ## - TIPO DE SOPORTE |
Nombre/término del tipo de soporte |
volumen |
Código del tipo de soporte |
nc |
Fuente |
rdacarrier |
504 ## - NOTA DE BIBLIOGRAFÍA, ETC. |
Nota de bibliografía, etc. |
Inluye bibliografía (p. [565]-566). |
505 0# - NOTA DE CONTENIDO CON FORMATO |
Nota de contenido con formato |
Introduction -- Cadence DFII and ICFB -- Composer schematic capture -- Verilog simulation -- Virtuoso layout editor -- Standard cell design template -- Spectre analog simulator -- Cell characterization -- Verilog synthesis -- Abstract generation -- SOC encounter place and route -- Chip assembly -- Design example -- Appendix A: Tool and setup scripts -- Appendix B: Scripts to drive the tools -- Appendix C: Technology and cell libraries. |
650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA |
9 (RLIN) |
5185 |
Término de materia o nombre geográfico como elemento de entrada |
Circuitos integrados. |
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) |
Fuente del sistema de clasificación o colocación |
Dewey Decimal Classification |
Tipo de ítem Koha |
Libro |
991 ## - Datos 991 |
Comité Biblio |
ELE |
-- |
PR15 |
-- |
López de la Fuente Martha Salomé |
997 ## - Datos de creación Aleph |
Clave catalogador |
MLOPEZ |
Año |
00 |
Fecha |
20150805 |
Base Aleph |
UDM01 |
Hora |
1455 |
998 ## - Fecha de modificacion Aleph |
Catalogador |
SAMANTHA |
Año |
00 |
Fecha |
20150813 |
Base de datos Aleph |
UDM01 |
Hora |
1718 |
900 ## - COMITE BIBLOS |
Comité |
Electrónica y robótica |
900 ## - COMITE BIBLOS |
Comité |
Física, Matématicas y Estadística |
900 ## - COMITE BIBLOS |
Comité |
Mecánica y materiales |
900 ## - COMITE BIBLOS |
Comité |
Diseño Industrial |
900 ## - COMITE BIBLOS |
Comité |
Tecnologías Computacionales |